ASIC SoC [ Specification]

 Application이 선정된 후 SoC 개발에 착수하게 되면 Specification을 시작합니다. 스펙을 정하는 설계 단계라고 보면 됩니다. 주로 이 칩이 어떠한 제품에 들어가서 어떠한 역할을 담당하게 되는지 칩 외부에는 어떠한 디바이스들이 연결되는지를 파악합니다. ( 외부와 연결되는 interface 선정)

 

 파악 된 결과를 토대로 요구되는 성능에 맞게 Block diagram을 구상하여 칩의 전체적인 Architecture를 설계합니다. 이 때, IP를 어디서 사와서 intergration 할 지 필요에 따라 Back-End에서는 Floor plan도 함께 진행하게 됩니다. 

 

Block diagram 예시

 

    설계 계획을 예로 들면

• △ 회사의 ○○○ nm 공정으로 Fab-in 할 것 - 타깃
• ○○○ by ○○○ 사이즈 안에 들어가야 함 - Chip Size
• 최대 ○○○개까지 핀이 나올 수 있음 - Pin 개수
• △ 타입의 Package를 씌울 것 - Package Type
• 최소한 ○○○ ns 안에 △ 데이터 1개가 출력되어야 함 - Latency
• ○○○개의 데이터를 ○○○ us 안에 출력할 수 있어야 함 - Throughput
• 그러려면 main core의 clock은 ○○○ Mhz로 동작해야 함 - Clock Frequency
• 메인 메모리는 한 번에 ○○○ bits를 read/write 할 수 있어야 함 - Memory Bandwidth
• △ 모드일 때, 전력은 ○○○ W만 소비해야 함 - Power Consumption

 등의 계획을 세우며 Block diagram이나 Clock / Reset과 같은 것들을 그려서 칩의 전체 구성을 잡아가고 프로젝트의 전체 정보를 관리하는 문서를 만들어 냅니다. 또한, 직접 개발하여 넣을 Block과 다른 회사에서 IP의 형태로 사오는 Block을 구분합니다. ( 대부분의 Block은 ARM, Synopsys, Cadence 같은 회사의 IP를 구매하며 시스템의 중요 Application을 담당하는 일부 Block만을 직접 설계하여 사용합니다. 그리고 주로 직접 설계한 이 Block이 반도체 회사의 경쟁력이 됩니다)

 

 그리고 각 IP의 크기와 특징을 토대로 Back-End에서 Floor plan을 함께 진행하기도 합니다. 디지털로 같이 합성 될 IP가 아니거나 전기적인 특성이 다른 IP 혹은 Hard macro GDS 형태로 사와서 merge 하는 경우 Floor plan이 꼭 함께 진행됩니다.

 

 Floor plan은 실제 PnR 하기 전에 각 IP가 칩의 어느 위치에 어느 모양으로 배치되어야 적절한지 결정하는 계획으로 출력 핀의 방향, 전기적인 특징, Package type까지 모두 고려해서 결정됩니다. 쉽게 설명하면 가구배치와 같습니다.

 

 Specification이 중요한 이유는 예측이 잘못되었을 경우 끊임없는 반복 수정이 이루어질수 있습니다.

 

 GDS는 공정에 넘겨지는 반도체 설계의 최종 결과물을 말합니다. 주로, Back-End 엔지니어가 만들며 수차례의 ECO까지 모두 끝난 최종 GDS를 공정에 넘기는 것을 보통 "Tape out"한다 "Fab in"한다라고 표현합니다.